实验一 通用寄存器实验
一、实验目的
1.熟悉通用寄存器的数据通路。
2.掌握通用寄存器的构成和运用。
二、实验要求
在掌握了AX、BX运算寄存器的读写操作后，继续完成CX、DX通用寄存器的数据写入与读出。
三、实验原理
实验中所用的通用寄存器数据通路如下图所示。由四片8位字长的74LS574组成CX（R1 R0）、DX（R3 R2）通用寄存器组。图中X2 X1 X0定义输出选通使能，SI、XP控制位为源选通选择。RXW为寄存器数据写入使能，OP、DI为目的寄存器选择。DRCK信号为寄存器写脉冲，下降沿有效。准双向I/O输入输出端口用于置数操作，经2片74LS245三态门与数据
总线相连。
图2-3-3通用寄存器数据通路
四、实验内容
1.实验连线
连线 | 信号孔 | 接入孔 | 作用 | 有效电平 |
1 | DRCK | CLOCK | 单元手动实验状态的时钟来源 | 下降沿打入 |
2 | W | K6(M6) | 总线字长：0=16位字操作，1=8位字节操作 | |
3 | X2 | K10(M10) | 源部件定义译码端X2 | 三八译码 计算机的工作原理八中选一 低电平有效 |
4 | X1 | K9(M9) | 源部件定义译码端X1 | |
5 | X0 | K8(M8) | 源部件定义译码端X0 | |
6 | SI | K19(M19) | 源寄存器编址：0=CX，1=DX，定义到M19 | |
7 | XP | K7(M7) | 源寄存器奇偶位：0=偶寻址，1=奇寻址 | |
8 | RXW | K18(M18) | 寄存器写使能，本例定义到M18位 | 低电平有效 |
9 | DI | K17(K17) | 目标寄存器编址：0=CX，1=DX，定义到M17 | |
10 | OP | K16(M16) | 目标寄存器奇偶位：0=偶寻址，1=奇寻址 | |
2.寄存器的读写操作
1）目的通路
当RXW=0时，由DI、OP编码产生目的寄存器地址，详见下表。
表2.3.5 通用寄存器“手动／搭接”目的编码 | |||||
目标使能 | 通用寄存器目的编址 | 功能说明 | |||
RXW | DI | OP | W | DRCK | |
0 | 0 | 0 | 0 | ↓ | CX字写 |
0 | 0 | 0 | 1 | ↓ | CL(R0)偶字节写 |
0 | 0 | 1 | X | ↓ | CH(R1)奇字节写 |
0 | 1 | 0 | 0 | ↓ | DX字写 |
0 | 1 | 0 | 1 | ↓ | DL(R2)偶字节写 |
0 | 1 | 1 | X | ↓ | DH(R2)奇字节写 |
2）CX、DX寄存器的写入
通过“I/O输入输出单元”向CX、DX分别置数1122h、3344h，操作步骤如下：
3）源通路
当X2 X1 X0=0 0 1时，由SI、XP编码产生源寄存器，详见下表。
表2.3.6 通用寄存器“手动／搭接”源编码 | ||||||
源使能 | 通用寄存器源编址 | 功能说明 | ||||
X2 | X1 | X0 | SI | XP | W | |
0 | 0 | 1 | 0 | 0 | 0 | CX字读 |
0 | 0 | 1 | CL(R0)偶字节读 | |||
0 | 1 | X | CH(R1)奇字节读 | |||
1 | 0 | 0 | DX字读 | |||
1 | 0 | 1 | DL(R2)偶字节读 | |||
1 | 1 | X | DH(R2)奇字节读 | |||
4）CX、DX寄存器的读出
关闭CX、DX写使能，令RXW=1，按下流程分别读CX、DX。
五、实验心得
本次试验中我对实验设备Dais-CMX16+有了初步的认识。由于第一次使用这个试验箱，对界面和操作还不是很熟悉，按照指导书上的步骤和要求完成了实验。但对实验的内部原理的各部件的操作和设置还不是很理解。
实验二 准双向I/O口实验
一、实验目的
熟悉与了解准双向I/O口的构成原理。
二、实验要求
掌握准双向I/O口的输入／输出特性的运用。
三、实验原理
Dais-CMX16+向用户提供的是按准双向原理设计的十六位输入/输出I/O口，当该位为“1”时才能用作输入源，上电或复位（手动态按【返回】键），该十六位I/O口被置位（即为“0FFFFh”）。通常情况下，在用作输入的时候就不能再有输出定义。电路结构如图2-3-4所示。该口外接十六位二进制数据开关，适用于外部数据的输入，该口跨接十六个发光二极管，经缓冲驱动四个七段显示，能以二进制和十六进制两种方式显示I/O口的输入输出状态。发光管在高电平“1”时发光点亮。
图2-3-4 准双向I/O电路
实验中所用的I/O口数据通路如图2-3-5所示。I/O的输入经2片74LS245缓冲与数据总线相连，I/O口的输出由2片74LS574锁存后输出，锁存器的输入端与数据总线相连。
图2-3-5 I/O口数据通路
四、实验内容
1.实验连线
连线 | 信号孔 | 接入孔 | 作用 | 有效电平 |
1 | IOCK | CLOCK | 单元手动实验状态的时钟来源 | 下降沿打入 |
2 | W | K6(M6) | 总线字长：0=16位字操作，1=8位字节操作 | |
3 | X2 | K10(M10) | 源部件定义译码端X2 | 三八译码 八中选一 低电平有效 |
4 | X1 | K9(M9) | 源部件定义译码端X1 | |
5 | X0 | K8(M8) | 源部件定义译码端X0 | |
6 | XP | K7(M7) | 源奇偶位：0=偶寻址，1=奇寻址 | |
7 | IOW | K17(M17) | I/O写使能，本例定义到M17位 | 低电平有效 |
8 | OP | K16(M16) | 目的奇偶位：0=偶寻址，1=奇寻址 | |
9 | RXW | K19(M19) | 寄存器写使能，本例定义到M19位 | 低电平有效 |
10 | DI | K18(K18) | 目标寄存器编址：0=CX，1=DX，定义到M18 | |
版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。
发表评论