(19)中华人民共和国国家知识产权局
(12)发明专利说明书 | ||
(10)申请公布号 CN 103064649 A (43)申请公布日 2013.04.24 | ||
(21)申请号 CN201210548546.1
(22)申请日 1996.07.17
(71)申请人 分组名称英特尔公司
地址 美国加利福尼亚州
(72)发明人 A.D.佩勒格 Y.雅里 M.米塔尔 L.M.门内梅尔 B.艾坦 A.F.格卢 C.杜龙 E.科瓦施 W.维特
(74)专利代理机构 中国专利代理(香港)有限公司
代理人 朱海煜
(51)Int.CI
G06F7/57
G06F7/544
G06F7/60
G06F9/30
G06F15/78
权利要求说明书 说明书 幅图 |
(54)发明名称
控制移位分组数据的位校正的装置 | |
(57)摘要
本发明的名称是“控制移位分组数据的位校正的装置”。本发明涉及控制移位分组数据的位校正的装置，提供一种在处理器中加入支持典型的多媒体应用所要求的分组数据上的操作的指令集的装置。在一个实施例中，本发明包括具有存储区(150)、解码器(165)及多个电路(130)的处理器。该多个电路提供若干指令的执行来操作分组数据。在这一实施例中，这些指令包含组装、分解、分组乘法、分组加法、分组减法、分组比较及分组移位。 | |
法律状态
法律状态公告日 | 法律状态信息 | 法律状态 |
权 利 要 求 说 明 书
1.一种处理器，包括：
多个寄存器，用于存储64位分组数据操作数；
解码器，用于解码分组移位指令，所述分组移位指令具有32位指令格 式，所述分组移位指令具有第一字段，以指示多个寄存器中用于存储第一 64位源操作数的第一寄存器，并且，所述分组移位指令具有第二字段，以 指示多个寄存器中用于存储第二源操作数的第二寄存器，所述第一64位源 操作数包括第一四个16位数据元素，这些数据元素包括在位[15∶0]中的第一 16位数据元素、在位[31∶16]中的第二16位数据元素、在位[47∶32]中的第三 16位数据元素、以及在位[63∶48]中的第四16位数据元素，并且，第二源操 作数包括位的计数数目；以及
执行单元，与解码器和多个寄存器耦合，所述执行单元响应于所述分 组移位指令，在所述多个寄存器中要由所述分组移位指令的第三字段指示的 第三寄存器中存储64位目的地操作数，64位目的地操作数的位[15∶0]存储 按照位的计数数目进行的第一16位
数据元素的算术右移的结果，其中高阶 位具有第一16位数据元素的符号位的值，64位目的地操作数的位[31∶16] 存储按照位的计数数目进行的第二16位数据元素的算术右移的结果，其中 高阶位具有第二16位数据元素的符号位的值，64位目的地操作数的位[47∶32] 存储按照位的计数数目进行的第三16位数据元素的算术右移的结果，其中 高阶位具有第三16位数据元素的符号位的值，以及64位目的地操作数的位 [63∶48]存储按照位的计数数目进行的第四16位数据元素的算术右移的结 果，其中高阶位具有第四16位数据元素的符号位的值，
其中，所述执行单元包括用于以相应符号位的值填充每个算术右移的 结果的高阶位的电路，
其中所述处理器还用于对分组32位数据元素执行算术右移，
其中所述处理器包括通用中央处理单元(CPU)，以及
其中所述处理器具有RISC体系结构。
2.权利要求1的处理器，其中，如果位的计数数目大于15，64位目的 地操作教的位[15
∶0]全都具有第一16位数据元素的符号位的值，64位目的 地操作数的位[31∶16]全都具有第二16位数据元素的符号位的值，64位目的 地操作数的位[47∶32]全都具有第三16位数据元素的符号位的值，以及64 位目的地操作数的位[63∶48]全都具有第四16位数据元素的符号位的值。
3.权利要求1的处理器，还包括一种机制允许处理器在处于栈定位方 式及非栈定位方式的所述多个寄存器的寄存器上的操作之间切换。
4.权利要求1的处理器，其中所述处理器能够处理80位浮点数。
5.权利要求1的处理器，其中所述处理器包括64位处理器。
6.权利要求1的处理器，其中所述处理器还能够执行分组右移逻辑指 令。
7.权利要求1的处理器，其中给定电路被用于对16位数据元素以及 32位数据元素进行算术右移。
8.一种系统，包括：
平板显示设备；
触摸屏光标控制设备，用来控制在平板显示设备上的光标移动；
用来捕捉视频图象的设备；
处理器，与平板显示设备、触摸屏光标控制设备以及用来捕捉视频图 象的设备耦合，所述处理器包括：
用来存储64位分组数据操作数的多个寄存器；
解码器，用于解码分组移位指令，所述分组移位指令具有32位指令格 式，所述分组移位指令具有第一字段，以指示多个寄存器中用于存储第一 64位源操作数的第一寄存器，并且，所述分组移位指令具有第二字段，以 指示多个寄存器中用于存储第二源操作数的第二寄存器，所述第一64位源 操作数包括第一四个16位数据元素，这些数据元素包括在位[15∶0]中的第一 16位数据元素、在位[31∶16]中的第二16位数据元素、在位[47∶32]中的第三 16位数据元素、在位[63∶48]中的第四16位数据元素，并且，第二源操作数 包括位的计数数目；以及
执行单元，与解码器和多个寄存器耦合，所述执行单元响应于所述分 组移位指令，在所述多个寄存器中要由所述分组移位指令的第三字段指示的 第三寄存器中存储64位目的地操作数，64位目的地操作数的位[15∶0]存储 按照位的计数数目进行的第一16位数据元素的算术右移的结果，其中高阶 位具有第一16位数据元素的符号位的值，64位目的地操作数的位[31∶16] 存储按照位的计数数目进行的第二16位数据元素的算术右移的结果，其中 高阶位具有第二16位数据元素的符号位的值，64位目的地操作数的位[47∶32] 存储按照位的计数数目进行的第三16位数据元素的算术右移的结果，其中 高阶位具有第三16位数据元素的符号位的值，以及64位目的地操作数的位 [63∶48]存储按照位的计数数目进行的第四16位数据元素的算术右移的结 果，其中高阶位具有第四16位数据元素的符号位的值，
其中，所述执行单元包括用于以相应符号位的值填充每个算术右移的 结果的高阶位的电路，以及
版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。
发表评论