基于FPGA的数字密码锁
CPLD/FPGA课程设计
项目名称：      基于FPGA的数字密码锁设计  高考总分
专业班级：                       
学生学号：                       
打春是几月几日2022几点几分
学生：                           
指导老师：                           
火车票网上几点放票                      2016年6月4日

谎言歌词
摘 要
6级考试流程本设计是基于现场可编程门阵列FPGA 器件的电子密码锁的设计。通过Verilog语言控制4位二进制数，组成数字排列，形成一个简单的数字密码锁，假设预设密码为4位数：0000，当
输入正确时输出为1、输入错误时输出为0。同时输出输入的次数，当3次以上输入错误时，输出一个报警信号，即使第四、五次输入正确也输出报警信号。
母亲节写给老婆的一封信本设计利用Modelsim软件编写Verilog HDL硬件描述语言程序以实现输入密码、开锁、报警功能。 通过仿真调试，利用可编程器件FPGA的电子密码锁的设计基本达到了预期目的。
关键词： 现场可编程门阵列；数字密码锁；Verilog HDL；

Abstract
This design is the electronic code lock field programmable gate array FPGA devices based design. By Verilog language control 4-bit binary number, composed of figures arranged to form a simple digital lock, assuming that the default password is 4 digits: 0000, correct output when the input is 1, the output of the input error to zero. At the same time the number of input and output, and when more than three times the input error, an
alarm signal is output, even if the fourth and fifth also enter the correct output alarm signal.
This design uses Modelsim software write Verilog HDL hardware description language program to implement a password lock, alarm function. The simulation debugging, using the programmable device FPGA design basic electronic locks to achieve the desired purpose.
Key words: FPGA；The digital combination lock；Verilog HDL；

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。