微机原理知识点
微机原理知识点
1. 在计算机中能够在⼀组信息中取出所需的⼀部分信息的器件是：译码器
2. 8086\8088CPU中的每⼀个总线周期通常包括4个时钟周期
3. 宏汇编语⾔程序中⼀般由3个段组成，这三个段都成采⽤隐含定位⽅式，即三个段的⾸地址都是16的整数倍。
4. 动态RAM才会⽤电容及MOSFET作为记忆元件，要求每隔2ms刷新⼀次。
5. ⾼速缓冲存储器是⽤价格⾼昂的双极型RAM制作的，它主要加在CPU和主存储器之间
6. 接⼝电路：计算机之间，计算机与外围设备之间，计算机内部部件之间其连接作⽤的逻辑电路。接⼝电路时CPU与外部设备进⾏信息
交互的桥梁。
7. 输⼊、输出接⼝电路也称为 I/O电路，即通常所说的适配器，适配卡或接⼝卡，它是微型计算机与外部设备交换信息的桥梁。
8. 组成：寄存器组，专⽤存储器和控制电路。控制命令逻辑电路，状态设置和存储电路，数据存储和缓冲电路。
9.  输⼊/输出处理机在输⼊/输出控制⽅式中8085CPU必须⼯作在最⼤模式。
10. CPU响应中断后会把当前CS、 IP值推⼊堆栈保护。
11. END语句标识源程序到此结束。
12. 在并⾏接⼝的输⼊过程中CPU可以⽤中断⽅式读取接⼝中的数据。
13. 现在计算机系统中常采⽤可编程硬件⽅式事先延时或计数。
14. 8253⼯作在⽅式1时被称为：可编程单脉冲发⽣器。
15. 16位和32位微处理器采⽤新的结构，内部组织管理采⽤微程序及流⽔线技术，加快了取指令周期和访问存储器的操作。
16. 8088⼯作在最⼤模式时，要求由较强的驱动能⼒，通过总线控制器产⽣各种控制信息。
17. 衡量半导体存储器性能最重要的指标是存储芯⽚的容量和存取速度，其中存储芯⽚的容量= 单元数
X数据。
18. 接⼝电路的基本功能就是对数据传送实现控制，具体包括以下⼏种功能：地址译码、数据缓冲、信息转换、提供命令译码和状态信息
以及定时和控制。
19. CPU响应中断请求信号线INTR发来的中断条件是中断允许触发标志IF=1
20. 8259A的操作命令字有三个，OCW1是对IMR置位复位的命令字。OCW2是中断结束（EOI）的命令字，⽤于复位ISR及改变优先
级。OCW3是读ISR和IRR以及指定设置特殊屏蔽⽅式的命令字。
21. 中断可以分为内部中断和外部中断。其中内部中断包括：故障、陷阱、异常中⽌。
22. 8086CPU的最⼤内存地址空间是 1MB。
3. 8086CPU复位后的启动地址是 FFFF0H。
4. 在8086CPU中，IP寄存器的位宽是16位。
5. 当定时器/计数器8253的A1，A0引脚分别给定⾼电平和低电平时，选定的是计数器2
6. 接⼝电路8255A ⽅式2⼯作⽅是可以实现双向传输。
7. loop指令执⾏时，隐含的寄存器是CX。
8. ⽤来定义双字的伪指令是DD。
9. 当EPROM擦除后，每个单元的内容位FFH。
0. 需要定时刷新的存储器是DRAM。
1. 8086中断向量的容量⼤⼩为１KB。
2. 8086写I/0总线周期控制信号，⼀直保持着低电平有效的是M/IO-。
3. 8086微处理器在访问四个当前段时，堆栈段的偏移量是由SP提供。
4. 8086微处理器访问存储器时，物理地址是由段地址和偏移地址共同决定的，CPU中负责⽣成物理地址的部件称作：地址加法器。
5. 256KBx8的RAM芯⽚需要18条地址线。
6. 8259A的初始化命令字共有4 个，必须按顺序全部或部分执⾏。
7. 为8253的计数器提供的脉冲输⼊（CLK）频率为1KHz，要实现500ms的定时中断，则计数器初值应该是499
8. 8086微处理器运算器中的算数逻辑部件ALU⽤来对数据进⾏算术、逻辑运算，运算结果的⼀些特征由标志寄存器（FALG）来存放。
9. 设8253的CLK输⼊2MHz的时钟脉冲，若要输出4KHz频率的波形，负脉冲宽度为1us，则该8253芯⽚的计数初值是500。
0. 若⼀SRAM芯⽚的容量是1024X8位，除电源和接地线外，该芯⽚的其他引脚最少应为20根。
1. 若8255A的控制⼝地址位2F3H，则8255A的A端⼝地址为2F0H。
2. 可编程中断控制器8259A中IRR⽤于存放由外部输⼊的中断请求信号。
3. 微机系统中，增加⾼速缓冲器CACHE的⽬的是缓解通信部件之间的速度⽭盾问题。
4. 在8086微机系统中，完成对指令译码器操作功能的部件是EU。
5. 当CPU响应可屏蔽中断时，若将CS和IP压⼊堆栈，需执⾏２个总线周期。
6. 利⽤8259A的普通屏蔽⽅式，要屏蔽掉IR２，IR４，IR６引脚上的中断请求，屏蔽字是５４H。
7. 在8086最⼩⼯作模式下，决定CPU最终接受或发送数据的引脚是DT/R。
8. 在8086中，ALE信号的功能是地址锁存允许信号。
9. 8086是16位的微处理器。
0. 汇编语⾔的源程序中，段定义以ENDP语句结束。
1. 堆栈的⼯作⽅式是后进先出。
2. 8255A是可编程的中断控制芯⽚。
3. 8253内部由3个独⽴的计数通道。
简答题
⼀、触发器、寄存器以及存储器之间有什么关系?
1. 触发器是计算机记忆装置的基本单元，⼀个触发器能存储⼀位⼆进制码。
2. 寄存器是由触发器组成的，⼀个触发器只有⼀位寄存器，多个寄存器就可以组成⼀个多位寄存器。
3.  存储器由⼤量的寄存器组成的，其中每⼀个寄存器成为⼀个存储单元，它可以存放⼀个有独⽴意义的⼆进制码。
⼆、8086微机系统存储器为什么要分段？那⼏个寄存器与分段有关？
8086CPU提供了20位的地址总线，可寻址1MB存储空间，⽽8086内部寄存器是16位的，寻址能⼒是64KB。
为能实现存储器寻址20位的物理地址，可将1MB的存储空间划分为若⼲个逻辑段，每个逻辑段可寻址64KB
各逻辑段之间可以部分、完全覆盖、连续、不连续等。
与分段有关的寄存器有：CS（代码段寄存器）、DS（数据段寄存器）、SS（堆栈段寄存器）、ES (附加段寄存器)
四、什么是中断源？识别中断源有那些⽅法？
引起中断原因或发出中断申请的来源成为中断源。
识别⽅法：每个中断源有⼀条中断请求线，且固定⼀个中断服务程序的⼊⼝地址，CPU⼀旦检测到某⼀条信号线有中断请求，就会进⼊相应的中断服务程序。
向量中断，使⽤向量中断系统的中断源，除了能输出中断请求信号外，还能再CPU响应它的中断请求后，输出⼀个中断向量。
CPU能根据中断向量能够后去该中断源程序的⼊⼝地址，从⽽为其服务。
五、Intel2164A是⼀种典型的动态RAM芯⽚，8⽚2164A构成64KB存储器。
（1）如何利⽤8条地址线在芯⽚内寻址64K单元？⽤到那些信号引脚？
DRAM地址线采⽤⾏地址和列地址分时⼯作。
DRAM对外部只需引⽤8条地址线，芯⽚内部有锁存器。
利⽤多路开关，由⾏地址选通信号（4号）把先送来的8位地址线送⾄⾏地址锁存器。
由随后出现的列地址选通信号（15号），把后送来的8位地址线送⾄列地址锁存器。
（2）数据读写时如何实现的？⽤到那些引脚？
2164A数据的读出和写⼊时分开的，由（3号）信号控制读写。
当（3号）位⾼电平时，读出，即所选中单元的内容经过三态输出缓冲器在 Dout 引脚读出。
当（3号）为低电平时，Dm引脚上的信号输⼊三态缓冲器对经输⼊三态缓冲器选中的单元进⾏写⼊。
六、简述8086微机系统中硬件中断和软件中断的区别
硬件中断由硬件产⽣，通过INTR和NMI引脚发送给CPU。软件中断由软件的中断指令或其他异常产⽣。
硬件中断的中断信号由中断控制器提供。软件中断的中断信号在指令中提供或隐含，不需要中断控制器。
rom是什么
硬件中断具有随机性，软件中断具有确定性。
⼤部分硬件中断需要CPU发送响应信号，软件中断不需要。
硬件中断除NMI之外均可以屏蔽，软件中断不能。
七、ROM、PROM、EPROM、EEPROM在使⽤上各有什么特点。
ROM只读存储器，制造时数据就已将固化好，使⽤中不可以改变。
PROM为⼀次可编程只读存储器，出场时内容为空⽩，只可以写⼊⼀次数据。
EPROM为可擦除只读存储器，出⼚时内容为空⽩，写⼊数据后可以通过紫外线照射擦除。
EEPROM为电可改写只读存储器，出场时内容为空⽩，写⼊数据后可以使⽤电信号擦除。
⼋、在最⼩模式下，8086CPU⼀个基本的总线周期⼀般有⼏个时钟周期组成？以读总线周期为例，请说明每个时钟周期中，CPU做了哪些⼯作?
8086⼀个基本的总线周期⼀般由四个时钟周期（T1、T2、T3、T4）组成。
T1：CPU向数据/地址分时复⽤总线上发出访问储存器或I/O端⼝的地址信息。
T2：CPU从总线上撤销地址，发出RD读控制信号，使复⽤总线的低8位处于⾼阻状态。
T3：数据/地址分时复⽤总线的低8位上出现从内存或I/O端⼝读⼊的数据。
T4：8086完成数据传送，控制信号变为⽆效，结束总线周期。
九、简述I/O接⼝的基本功能是什么？接⼝内部⼀般由哪些寄存器组成？
I/O设备的选择。
对输⼊/输出的数据进⾏缓冲、隔离和锁存。
对信号的形式和数据的格式进⾏变换。
与CPU和I/O设备进⾏联络。
接⼝内部寄存器的种类：⼀般数据、状态和控制三类寄存器组成。
⼗、简述 8086CPU响应可屏蔽中断的条件
⽆总线请求。系统中其他的总线设备没有向CPU发总线请求，⽆总线竞争；
⽆⾮屏蔽中断或其他更⾼级中断源的请求。因NMI⾮屏蔽中断请求的优先级⾼于可屏蔽中断请求INTR。
CPU执⾏完当前指令。
开中断，即CPU允许中断，IF标志的状态为1.
CPU通过INTA引脚连续发送两个负脉冲，外设接⼝在接到第⼆个负脉冲后，发送中断类型码，此时CPU才开始处理中断。⼗⼀、8086CPU从功能上可分为哪两部分？它们的功能分别是什么？
8086从功能上分为总线接⼝部件（BIU）和执⾏部件（EU）。
总线接⼝部件的功能是负责CPU与存储器、I/O设备间的数据传送。
执⾏部件负责指令的执⾏。
⼗⼆、CPU与外设间通信为什么需要设置接⼝电路？
CPU与外设⼆者的信号不兼容，包括信号线的功能定义、逻辑定义和时序关系。
CPU与外设的速度不匹配，CPU的速度快，外设的速度慢。
如不通过接⼝，⽽由CPU直接对外设的操作实施控制，会使CPU处于穷于应付与外设打交道之中，⼤⼤降低CPU的效率。
若外设直接由CPU控制，会使外设的硬件结构依赖于CPU，对外设的发展不利。
.

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。