微型计算机原理中中括号是什么意思,微机原理期末
微型计算机原理中中括号是什么意思，微机原理期末
第⼀课时
微型计算机系统：微型计算机、外围设备、操作系统
微型计算机：微处理器、存储器、输⼊输出接⼝、系统总线
冯诺依曼：存储程序，取指执⾏
系统总线：
数据总线
地址总线
控制总线
微处理器：运算器、控制器、寄存器
运算器中的操作数⼀个来⾃累加器⼀个来⾃寄存器
控制器：指令寄存器、指令译码器、控制电路
第⼆课时
读操作过程
cpu将地址放在地址总线上，经地址译码器译码后选中内存中相应单位
cpu通过控制总线发出读信号
内存把相应单元的内存放在数据总线上，cpu取⾛数据
写操作过程
cpu将地址放在地址总线上，经地址译码器译码后选中内存中相应单位
cpu把数据放在数据总线上
cpu通过控制总线发出写信号，内存取出数据并写⼊。
读写操作顺序不同
微机的⼯作过程：取指和执⾏
有些指令包括操作码和操作数，指令对于cpu也是数据，每个操作码占1字节，cpu⼯作时⾸先取出操作码，由操作码判断是否需要取出操作数，如果需要取操作数，那么再去内存中取操作数，取操作数是在指令的执⾏阶段完成的。有的指令只包含操作码，不包含操作数
第⼆章内容(8086/8088)：
特点
内部结构
内部寄存器及功能
主存结构和寻址
外部引脚
最⼩/最⼤模式
第三课时
cpu并⾏执⾏：取指、译码、执⾏等过程并⾏起来，设置指令预取队列，存放预取的指令。即通过指令预取队列来实现并⾏流⽔线的⼯作⽅式。
将内存分段并设置段地址，以实现对1M空间的寻址。
8086内部结构：EU(执⾏单元)、BIU(总线接⼝单元)
1.png
BIU：取指、译码、取操作数、总线控制电路，即段寄存器、指令指针寄存器(IP)、地址加法器、指令译码器、指令预取队列
EU：执⾏指令，即通⽤寄存器、运算器(ALU)、PSW标志寄存器
物理地址：段地址左移四位+偏移量
寄存器：
8个通⽤寄存器(不⽤记)
AX
BX
CX
DX
SP堆栈指针寄存器
BP基址指针寄存器
SI源变址寄存器
DI⽬的变址寄存器
4个段寄存器(要记住)
CS
DS
SS
ES
2个控制寄存器
IP指令指针寄存器
PSW标志寄存器
IP：存放代码段的地址偏移量，和CS共同构成了PC
8086将内存分为4段，每段之间可以重叠
第四课时
⽤于获得操作数所在地址的⽅法称为寻址⽅式，寄存器寻址最快，⽴即数寻址次之，存储器操作数最慢
⽴即数操作数：操作数在指令中
⽴即寻址
操作数在指令中
寄存器操作数：操作数在寄存器中
寄存器寻址
操作数在寄存器中
存储器操作数：操作数在存储器中，注意内存中存字，低字节在前⾼字节在后
直接寻址
在指令中指明操作数在存储器中的(数据段)段内地址，⽤数据外加中括号来表⽰直接寻址
寄存器间接寻址
寄存器中存放的是操作数的地址，寄存器两边也要加上中括号，只允许⽤SI、DI、BX、BP寄存器存放偏移地址寄存器相对寻址
由寄存器和⼀个偏移量之和组成操作数的地址
基址-变址寻址
⼀个基址寄存器和⼀个变址寄存器，他们之和作为地址
基址-变址且相对寻址
⼀个基址寄存器、⼀个变址寄存器和⼀个⽴即数求和作为地址
地址转移：指令寻址
段内直接寻址
段内间接寻址
段间直接寻址
段间间接寻址
第五课时
8086引脚：知道每个引脚的作⽤即可，⾼低电平不⽤记。书2.2.2
Vcc/GND：电源/电源地输⼊引脚
AD15-AD0：地址/数据复⽤总线
A19-A16/S3-S6：⾼四位地址总线
CLK、RESET：时钟输⼊、复位输⼊
NMI、INTR：不可屏蔽(上升沿有效)/可屏蔽(⾼电平有效)中断输⼊
MN/MX⾮：最⼩模式/最⼤模式控制输⼊信号
BHE⾮/S7：⾼字节数据选择信号
RD⾮、WR⾮：读写控制引脚
READY：准备就绪信号
TEST：测试信号，WAIT指令时，每5个CLK周期测试⼀次，测试到低电平则停⽌等待
ALE：地址锁存下降沿触发输出信号，接锁存器LE引脚
时序图，要求会画：书2.2.6
时钟周期：CLK周期，CPU处理动作的最⼩时间单位
总线周期：存储器读写、IO读写、中断响应，⼀个总线周期⾄少包括四个CLK周期
指令周期：取值+执⾏
常⽤芯⽚
373：8位锁存器
第六课时
静态随机读写存储器SRAM
异步、同步
6264芯⽚：8K*8bit
引脚：
A0-A12
D0-D7
CS1-CS2：⽚选，⽤于地址译码
OE⾮：读允许
WE⾮：写允许
部分地址译码：浪费地址空间(地址重叠)换得简单译码
会使⽤38译码器设计地址译码电路
第⼋课时
利⽤ROM作译码器
利⽤ROM做地址映射表，如[070H]=1110，然后ROM的数据线连接⼏个6264的⽚选引脚，那么就可以使⽤070H地址选中Q4连接的6164。
rom是什么ROM译码和38译码器译码⼆考⼀
存储器的位扩充：将cpu的A0引脚接⼊存储器芯⽚的CS⽚选引脚，A0决定了地址的奇偶性，这样就实现了奇地址和偶地址的分离，cpu的A0引脚不再接⼊存储器芯⽚的地址引脚。偶地址存储器芯⽚数据引脚接到cpu的D0-D7引脚，奇地址存储器芯⽚数据引脚接到cpu的D8-D15引脚。使⽤BHE⾮引脚控制字读。
2.png
第九课时
只读存储器ROM
2764芯⽚
引脚：
A12-A0
D7-D0
CE⾮：⽚选信号
OE⾮：读允许
PGM⾮：编程允许
动态异步随机读写存储器DRAM(64K*1bit)
每个单元1bit，因此地址空间很⼤，采⽤了复⽤地址引线
A0-A7先输⼊⾏地址，再输⼊列地址(通过数据选择器来实现)
RAS⾮：⾏地址选中，兼做⽚选
CAS⾮：列地址选中，兼做数据输⼊允许
Din/Dout：数据输⼊/输出
WE⾮：写允许
读时序：
给⾏地址
RAS⾮置低
给列地址
CAS⾮置低
保持WE⾮置⾼
输出数据
写时序：
给⾏地址
RAS⾮置低
WE⾮置低
给列地址
CAS置低
WE⾮置低
读变写：读后WE⾮置换
刷新：由于DRAM使⽤电容储存信息，电容不能持久保存，需要2-4ms重新写⼊⼀下，称为刷新。⼀次刷新⼀⾏的所有列，因此刷新只有⾏地址没有列地址，因此RAS⾮置低，CAS⾮置⾼
第⼗⼀课时
cpu与外设交换的信息分为三类：
数据信息
状态信息
控制信息
IO接⼝电路包含：
数据寄存器
状态寄存器
控制寄存器
以上三个寄存器统称为IO端⼝
IO查询⽅式

版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。