1. （11分）设机器字长32位，定点表示，尾数31位，数符1位，问：
（1） 定点原码整数表示时，最大正数是多少？最大负数是多少？
（2） 定点原码小数表示时，最大正数是多少？最大负数是多少？
2. （11分）设存储器容量为32字，字长64位，模块数m = 4，分别用顺序方式和交叉方式进行组织。存储周期T = 200ns,数据总线宽度为64位，总线周期τ = 50ns .问顺序存储器和交叉存储器的带宽各是多少？
3. （11分）指令格式如下所示，OP为操作码字段，试分析指令格式特点。
31 26 22 18 17 16 15 0
4. （11分）已知某机采用微程序控制方式，其存储器容量为512×48（位），微程序在整个控制存储器中实现转移，可控制微程序的条件共4个，微指令采用水平型格式，后继微指令地址采用断定方式，如图所示：
←操作控制→ ←—————— 顺序控制 ————————→
（1） 微指令中的三个字段分别应多少位？
（2） 画出对应这种微指令格式的微程序控制器逻辑框图。
5． （11分）画出PCI总线结构图，说明三种桥的功能。
6． （11分）某机用于生产过程中的温度数据采集，每个采集器含有8位数据缓冲寄存器一个，比较器一个，能与给定范围比较，可发出“温度过低”或“温度过高”的信号，如图B1.1所示。主机采用外设单独编址，四个采集器公用一个设备码，共用一个接口，允许采用两种方式访问：
（1） 定期巡回检测方式，主机可编程指定访问该设备中的某一采集器。
（2） 中断方式，当采集温度比给定范围过底或过高时能提出随机中断请求，主机应能判别是哪一个采集器请求，是温度过低或过高。
请拟定该接口中有哪些主要部件（不要求画出完整的连线图），并概略说明在两
种方式下的工作原理。
图B1.1
7. 11分）求证： [ X · Y ]补=[X]补 • （-Y0 + Yi • 2-i ）
8. （11分）某计算机字长16位，主存容量为64K字，采用单字长单地址指令，共有64条指令，试采用四种寻址方式（立即、直接、基值、相对）设计指令格式。
9. （11分）如图B2.1表示使用快表（页表）的虚实地址转换条件，快表存放在相联存贮器中，其中容量为8个存贮单元。问：
（1） 当CPU 按虚拟地址1去访问主存时，主存的实地址码是多少？
（2） 当CPU 按虚拟地址2去访问主存时，主存的实地址码是多少？
（3） 当CPU 按虚拟地址3去访问主存时，主存的实地址码是多少？
图B2.1
10. 11分）假设某计算机的运算器框图如图B2.2所示，其中ALU为16位的加法器（高电平工作），SA 、SB为16位锁存器，4个通用寄存器由D触发器组成，O端输出，
图B2.2
其读写控制如下表所示：
读控制
R0 | RA0 | RA1 | 选择 |
1 1 1 1 0 | 0 0 1 1 x | 0 1 0 1 x | R0 R1 R2 R3 不读出 |
写控制
W | WA0 | WA1 | 选择 |
1 1 1 1 0 | 0 0 1 1 x | 0 1 0 1 x | R0 R1 R2 R3 不写入 |
要求：（1）设计微指令格式。
（2）画出ADD，SUB两条微指令程序流程图。
11. （11分）画出单机系统中采用的三种总线结构。
12. （11分）试推导磁盘存贮器读写一块信息所需总时间的公式。
13. （11分）已知 x = - 0.01111 ，y = +0.11001，
求 [ x ]补 ，[ -x ]补 ，[ y ]补 ，[ -y ]补 ，x + y = ？ ，x – y = ？
14. （11分）假设机器字长16位，主存容量为128K字节，指令字长度为16位或32位，共有128条指令，设计计算机指令格式，要求有直接、立即数、相对、基值、间接、变址六种寻址方式。
15. （11分）某机字长32位，常规设计的存储空间≤32M ，若将存储空间扩至256M，请提出一种可能方案。
16. (11分)图B3.1所示的处理机逻辑框图中，有两条独立的总线和两个独立的存贮器。已知指令存贮器IM最大容量为16384字（字长18位），数据存贮器DM最大容量是65536字（字长16位）。各寄存器均有“打入”（Rin）和“送出”（Rout）控制命令，但图中未标出。
图B3.1
设处理机格式为：
17 10 9 0
OP | X |
加法指令可写为“ADD X（R1）”。其功能是（AC0） + （（Ri） + X）→AC1，其中（（Ri）+ X）部分通过寻址方式指向数据存贮器，现取Ri为R1。试画出ADD指令从取指令开始到执行结束的操作序列图，写明基本操作步骤和相应的微操作控制信号。
17．（11分）总线的一次信息传送过程大致分哪几个阶段？若采用同步定时协议，请画出
读数据的时序图来说明。
18．（11分）图B3.2是从实时角度观察到的中断嵌套。试问，这个中断系统可以实行几重
中断？并分析图B3.2的中断过程。
图B3.2
19．（11分）设[x]补 =x0.x1x2…xn 。 求证：x = -x0 +xi2-i
20．（11分）指令格式如下所示，其中OP 为操作码，试分析指令格式特点。
18 12 10 9 5 4 0
OP | ——— | 源寄存器 | 目标寄存器 |
21．（11分）以知cache 命中率 H=0.98，主存比cache 慢四倍，以知主存存取周期为200ns，求cache/主存的效率和平均访问时间。
22．（11分）某计算机有8条微指令I1—I8，每条微指令所包含的微命令控制信号见下表
，a—j 分别对应10种不同性质的微命令信号。假设一条微指令的控制字段仅限8位，请安排微指令的控制字段格式。
23．（11分） （1计算机的工作原理）某总线在一个总线周期中并行传送4个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为33MHZ ，求总线带宽是多少？（2）如果一个总线中并行传送64位数据，总线频率升为66MHZ，求总线带宽是多少？
24．（11分） 磁盘、磁带、打印机三个设备同时工作。磁盘以20μs的间隔发DMA请求，磁带以30μs的间隔发DMA请求，打印机以120μs的间隔发DMA请求，假设DMA控制器每完成一次DMA传输所需时间为2μs，画出多路DMA控制器工作时空图。
一．
25（11分）CPU执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数
为200次，已知cache存取周期为50ns,主存为250ns,求cache / 主存系统的效率和平均访问时间。
26（11分）某加法器进位链小组信号为C4C3C2C1 ，低位来的信号为C0 ，请分别按下述两种方式写出C4C3C2C1的逻辑表达式。
（1） 串行进位方式 （2） 并行进位方式
27.（11分）图B5.1所示为存贮器的地址空间分布图和存贮器的地址译码电路，后者可在A组跨接端和B组跨接端之间分别进行接线。74LS139是 2 ：4译码器，使能端G接地表示译码器处于正常译码状态。
版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。
发表评论