窗体顶端
应用题
1、CPU执行一段程序时, cache完成存取的次数为2420次，主存完成存取的次数为80次，已知cache存储周期为40ns，主存存储周期为240ns，求cache/主存系统的效率和平均访问时间。
正确答案：解：
先求命中率h
h=nc/(nc+nm)＝2420÷(2420＋80)＝0.968
则平均访问时间为ta
ta＝0.968×40＋(1-0.968)×240＝46.4(ns)
r＝240÷40＝6
cache/主存系统的效率为e
e＝1/[r＋(1－r)×0.968]＝86.2％
2、某机器中，已知配有一个地址空间为0000H-3FFFH的ROM区域。现在再用一个RAM芯片(8K×8)形成40K×16位的RAM区域，起始地址为6000H,假定RAM芯片有/CS和/WE 信号控制端。CPU的地址总线为A15-A0，数据总线为D15-D0，控制信号为R/W (读/写)，/MREQ (访存)。
要求：（1） 画出地址译码方案。（2） 将ROM与RAM同CPU连接。
正确答案：解：
（1）依题意，主存地址空间分布如右图所示，可选用2片16K×8位的EPROM作为ROM区；10片的8K×8位RAM片组成40K×16位的RAM区。ROM需14位片内地址，而RAM需13位片内地址，故可用A15-A13三位高地址经译码产生片选信号,方案如下:
（2）如图
3、用16K×8位的DRAM芯片组成64K×32位存储器，画出该存储器的组成逻辑框图。
正确答案：解：
组成64K×32位存储器需存储芯片数为计算机的工作原理
N=（64K/16K）×（32位/8位）=16（片）
每4片组成16K×32位的存储区，有A13-A0作为片内地址，用A15，A14经2：4译码器产生片选信号，逻辑框图如下所示：
4、如下图，当CPU对设备B的中断请求进行服务时，如设备A提出请求，CPU能够响应中断吗？为什么？如果设备B一提出请求总能立即得到服务，问怎样调整才能满足此要求？
正确答案：解：
（1）CPU不能响应中断
（2）因为同级中断不能嵌套，而A、B设备属于同级中断
（3）如果想要设备B一提出请求即能得到服务，则应该使设备B为最高优先级，这里可将设备B单独接至3级IR，处于最高优先级。
5、设某总线在一个总线周期中并行传送8个字节的数据，假设一个总线周期等于五个总线时钟周期，总线时钟频率为60MHz，求总线带宽等于多少？
正确答案：解：
总线带宽=8B×60×106/5=96MB/s
6、设在异步串行传输系统中，每秒可传输20个数据帧，一个数据帧包含一个起始位，7个数据位，一个奇校验位，一个结束位，试计算其波特率和比特率。
正确答案：解：
波特率=（1+7+1+1）×20=200波特，
比特率=20×7=140b/s
7、某总线在一个总线周期中并行传送8个字节的数据，假设一个总线周期等于一个总线时钟周期，总线时钟频率为70MHZ ，求总线带宽是多少？
正确答案：解：
设总线带宽用Dr表示，总线时钟周期用T=1/f表示，一个总线周期传送的数据量用D表示，
根据定义可得：
Dr＝T/D=D×1/ｆ＝8B×70×106/s=560MB/
8、用异步通信方式传送字符"A"和"8"，数据有7位，偶校验1 位。起始位1位, 停止位l位，请分别画出波形图。
正确答案：解：
字符A的ASCII码为41H=1000001B；
字符8的ASCII码为38H=0111000B；
串行传送波形图为：
注：B：起始位 C：校验位 S：停止位
9、 某计算机的CPU主频为500MHz，CPI为5（即执行每条指令平均需5个时钟周期）。假定某外设的数据传输率为0、5MB/s，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间。请回答下列问题，要求给出计算过程。
（1）在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？
（2）当该外设的数据传输率达到5MB/s时，改用DMA方式传送数据。假定每次DMA传送大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？（假设DMA与CPU之间没有访存冲突）(2009年原题、第八章：输入输出系统)
正确答案：试题分析:
（1）在中断方式下，每32位（4B）被中断一次，故每秒中断
0.5MB/4B ＝ 0.5×106/4 = 12.5×104次
要注意的是，这里是数据传输率，所以1MB=106B。因为中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间，且执行每条指令平均需5个时钟周期，所以，1秒钟之内用于中断的时钟周期数为
(18+2)×5×12.5×104＝12.5×106
因为计算机的CPU主频为500MHz，故CPU用于中断的时间占整个CPU时间的百分比是
((12.5×106)/(500×106))×100％＝2.5％
（2）在DMA方式下，每秒进行DMA操作
5MB/5000B ＝ 5×106/5000 = 1×103次
因为DMA预处理和后处理的总开销为500个时钟周期，所以1秒钟之内用于DMA操作的时钟周期数为
500×1×103＝5×105
故DMA方式下，占整个CPU时间的百分比是
((5×105)/(500×106))×100％＝0.1％
版权声明：本站内容均来自互联网，仅供演示用，请勿用于商业和其他非法用途。如果侵犯了您的权益请与我们联系QQ:729038198，我们将在24小时内删除。
发表评论